AMD چگونه ۲۵۶ هسته را در یک پردازنده جا داده است؟
راز رسیدن به چنین تعداد هستهای، ادامه همان مسیری است که AMD از نسل اول معماری Zen آغاز کرد: طراحی چیپلت. در پردازندههای سنتی، سازنده مجبور بود تمام بخشهای CPU را روی یک قطعه سیلیکونی بزرگ قرار دهد. اما AMD با جدا کردن بخشهای مختلف پردازنده، توانست محدودیتهای تولید تراشههای بزرگ را دور بزند.
در نسلهای قبلی مانند EPYC Turin، AMD تعداد بیشتری CCD در اختیار داشت، اما هر CCD تعداد هسته کمتری ارائه میکرد. در Venice، ظاهراً تمرکز اصلی روی افزایش تراکم هر چیپلت قرار گرفته است. بهطوری که هر CCD مبتنی بر Zen 6C میتواند تعداد بسیار بیشتری هسته را در خود جای دهد.
نتیجه این تغییر، پردازندهای است که بدون افزایش غیرمنطقی ابعاد تراشه، توان پردازشی بسیار بالاتری برای کاربردهایی مانند آموزش و اجرای مدلهای هوش مصنوعی، پردازش ابری، مجازیسازی گسترده، محاسبات علمی و HPC فراهم میکند.
دو I/O Die؛ قلب ارتباطی قدرتمندتر برای Venice
یکی از تفاوتهای مهم EPYC Venice نسبت به برخی نسلهای قبل، استفاده از دو چیپلت ورودی/خروجی یا I/O Die است.
در یک پردازنده سروری، همه چیز فقط به تعداد هستهها ختم نمیشود. هستههای پردازشی باید بتوانند با حافظه، کارتهای شتابدهنده، تجهیزات ذخیرهسازی و دیگر بخشهای سیستم با سرعت بالا ارتباط برقرار کنند.
وظیفه I/O Die دقیقاً همین است. مدیریت ارتباط میان هستهها، حافظه و تجهیزات جانبی. استفاده از دو IOD میتواند به AMD کمک کند مسیرهای ارتباطی را بهتر تقسیم کرده و محدودیت پهنای باند را در پردازندهای با ۲۵۶ هسته کاهش دهد.
البته AMD هنوز جزئیات نهایی مانند تعداد کانالهای حافظه، خطوط PCIe و مشخصات کامل پلتفرم Venice را منتشر نکرده است.
Zen 6C؛ وقتی هدف اصلی تعداد هسته است، نه رکورد فرکانس
AMD برای نسل جدید پردازندههای خود احتمالاً دو مسیر متفاوت را دنبال خواهد کرد. نسخه استاندارد Zen 6 برای محصولاتی که به بالاترین عملکرد تکهستهای نیاز دارند و نسخه Zen 6C برای پردازندههایی که هدف اصلی آنها افزایش تعداد هسته و بهرهوری انرژی است.
اولین دیدگاه را ثبت کنید